聯(lián)系電話
深圳市京都玉崎電子有限公司
中級(jí)會(huì)員·3年
- 聯(lián)系人：
- 張先生
- 電話：
- 手機(jī)：
- 13717025688
- 售后：
- 13717025688
- 地址：
- 龍華新區(qū)梅龍大道906號(hào)
- 個(gè)性化：
- www.zazayi.com
- 網(wǎng)址：
- www.tamasaki.cn
掃一掃訪問(wèn)手機(jī)商鋪
時(shí)鐘緩沖器是一種 IC，用于通過(guò)最小化到達(dá)特定印刷電路板系統(tǒng)內(nèi)多個(gè)邏輯電路的時(shí)鐘之間的延遲差異來(lái)匹配（同步）時(shí)序。
當(dāng)操作多個(gè)邏輯電路時(shí)，需要對(duì)電路進(jìn)行同步。這時(shí)就需要一個(gè)信號(hào)來(lái)控制整個(gè)系統(tǒng)，而用于此目的的一定頻率的周期信號(hào)就是時(shí)鐘（有點(diǎn)像音樂(lè)中的節(jié)拍器）。
一組與時(shí)鐘一起工作的電路稱為同步電路。時(shí)鐘在系統(tǒng)內(nèi)分支并傳播到許多邏輯電路。然而，如果這些時(shí)鐘不同步，邏輯電路的故障可能會(huì)導(dǎo)致整個(gè)系統(tǒng)無(wú)法按預(yù)期運(yùn)行，因此需要時(shí)鐘緩沖器。
時(shí)鐘緩沖器的用途
時(shí)鐘緩沖器廣泛用于個(gè)人計(jì)算機(jī)、通信系統(tǒng)和工業(yè)設(shè)備等領(lǐng)域。
具體用途如下。
數(shù)字邏輯電路（CPU、FPGA等）
數(shù)據(jù)轉(zhuǎn)換器（模擬?數(shù)字轉(zhuǎn)換）
高速接口（USB、串行 ATA、PCI-Express 等）
無(wú)線電系統(tǒng)變頻
例如，CPU（中央處理單元）是個(gè)人計(jì)算機(jī)運(yùn)行的核心，它使用時(shí)鐘信號(hào)來(lái)同步各個(gè)電路（控制單元、運(yùn)算單元、寄存器、與存儲(chǔ)設(shè)備的接口、與輸入/輸出設(shè)備的接口）通過(guò)采取，我們控制我們的動(dòng)作。
此外，對(duì)于任何應(yīng)用來(lái)說(shuō)，多個(gè)電路之間更準(zhǔn)確的信息同步和數(shù)據(jù)交換對(duì)于穩(wěn)定運(yùn)行至關(guān)重要。
時(shí)鐘緩沖器原理
根據(jù)電路類型，時(shí)鐘緩沖器分為“非 PLL 緩沖器"和“PLL 緩沖器"。
最大的區(qū)別在于內(nèi)部是否使用 PLL（鎖相環(huán)）。PLL 是通過(guò)對(duì)輸入周期信號(hào)進(jìn)行反饋控制，從另一個(gè)振蕩器輸出相位同步信號(hào)的電路。各自的特點(diǎn)如下。
非 PLL 緩沖器
由于輸入信號(hào)的分配不經(jīng)過(guò) PLL，因此抖動(dòng)惡化（周期波動(dòng)）很小。PLL 緩沖器
輸入和輸出信號(hào)之間的延遲極低。
時(shí)鐘緩沖器可以輸出多個(gè)時(shí)鐘信號(hào)，因此通過(guò)準(zhǔn)備1個(gè)時(shí)鐘信號(hào)源和1個(gè)時(shí)鐘緩沖器，可以生成可供多個(gè)以相同頻率時(shí)鐘運(yùn)行的電路組使用的時(shí)鐘。
因此，其優(yōu)點(diǎn)是可以降低元件成本并簡(jiǎn)化印刷電路板布局。其他功能包括轉(zhuǎn)換級(jí)別的能力和某些產(chǎn)品的簡(jiǎn)單設(shè)置。
如何選擇時(shí)鐘緩沖器
檢查器件數(shù)據(jù)手冊(cè)，了解輸入信號(hào)要求規(guī)格、輸出時(shí)鐘頻率、信號(hào)數(shù)量、電壓、抖動(dòng)、偏斜、輸入和輸出之間的延遲、時(shí)鐘緩沖器電源電壓、封裝尺寸、引腳數(shù)量、功耗、成本等然后，選擇適合您正在設(shè)計(jì)的系統(tǒng)的設(shè)備。
理想情況下，分配給系統(tǒng)中每個(gè)電路組的時(shí)鐘將在 100% 相同的定時(shí)進(jìn)行切換，但這在現(xiàn)實(shí)中很少可能實(shí)現(xiàn)。然而，選擇具有優(yōu)良特性的器件對(duì)于防止電路故障非常重要。
