聯(lián)系電話
深圳市京都玉崎電子有限公司
中級會員·3年
- 聯(lián)系人：
- 張先生
- 電話：
- 手機(jī)：
- 13717025688
- 售后：
- 13717025688
- 地址：
- 龍華新區(qū)梅龍大道906號
- 個性化：
- www.zazayi.com
- 網(wǎng)址：
- www.tamasaki.cn
掃一掃訪問手機(jī)商鋪
FPGA 開發(fā)是定制設(shè)計 FPGA 并開發(fā)具有所需功能的 IC 的過程。
FPGA是“Field Programmable Gate Array"的縮寫，是一種可以在開發(fā)現(xiàn)場對功能進(jìn)行編程的集成電路。 FPGA 具有大量的電路，例如運(yùn)算單元、存儲器、寄存器和簡單的邏輯電路。
如果不做任何修改，它只是一個沒有任何功能的電路陣列，但是通過組合內(nèi)部電路并設(shè)計邏輯電路，開發(fā)人員可以自由地添加他們想要的功能。
與 FPGA 類似，也有ASIC（專用集成電路）可以根據(jù)用戶的意愿進(jìn)行定制，但這些定制功能是在 IC 制造之前設(shè)計的。不僅設(shè)計和開發(fā)需要時間，而且產(chǎn)品一旦制成，就不可能在現(xiàn)場隨意改變其功能。
FPGA 開發(fā)用例
FPGA 開發(fā)對于電子設(shè)備和電路板（包括 IC）的開發(fā)至關(guān)重要。我們在通信、汽車、醫(yī)療設(shè)備、消費(fèi)設(shè)備等所有領(lǐng)域的電子設(shè)備開發(fā)領(lǐng)域開發(fā)FPGA。
能夠?qū)⒈匾墓δ芫幊痰紽PGA中，在電子設(shè)備上實(shí)際測試并反饋結(jié)果，這是FPGA開發(fā)的一個優(yōu)勢。開發(fā)時間比 ASIC 設(shè)計更短，更容易返工和調(diào)整。
另一個缺點(diǎn)是生產(chǎn)成本比ASIC更高，因此一直有在開發(fā)階段使用FPGA，然后在設(shè)計完成后將ASIC安裝到最終產(chǎn)品上的趨勢。然而，隨著近年來半導(dǎo)體制造技術(shù)的進(jìn)步，F(xiàn)PGA的集成度越來越高，成本越來越低，并且FPGA在最終產(chǎn)品中的應(yīng)用案例也在不斷增加。
FPGA開發(fā)原理
FPGA開發(fā)流程與ASIC等其他IC開發(fā)流程基本相同。在ASIC開發(fā)中，制造部門負(fù)責(zé)原型制作過程，而在FPGA開發(fā)中，F(xiàn)PGA開發(fā)人員還進(jìn)行在實(shí)際芯片上實(shí)現(xiàn)程序的過程，這對應(yīng)于ASIC原型。
FPGA開發(fā)流程包括以下步驟。
1、規(guī)格確定
我們編制“規(guī)范"，例如FPGA要實(shí)現(xiàn)的功能、與包含F(xiàn)PGA的系統(tǒng)上其他部分的接口、時序約束等，并修剪符合規(guī)范的FPGA。
2、邏輯電路設(shè)計
邏輯行為是使用VHDL和Verilog-HDL等硬件描述語言來描述的。
3. 功能驗(yàn)證
進(jìn)行功能仿真以確保邏輯電路的正確運(yùn)行。
4. 編譯
根據(jù)HDL描述生成FPGA上由門組成的邏輯公式，然后優(yōu)化邏輯公式并生成網(wǎng)表。之后，將各個電路放置在實(shí)際的FPGA上，并確定電路之間的布線。這一系列的步驟稱為編譯。
5. 時序驗(yàn)證
根據(jù)布局和布線信息模擬物理延遲時間，并確認(rèn)滿足時序約束。
6. 下載
將生成的電路數(shù)據(jù)下載到FPGA。通過這個過程，原本只是一個門陣列的FPGA變成了開發(fā)者想要的電路。
7. FPGA運(yùn)行驗(yàn)證
操作FPGA并確認(rèn)不存在功能缺陷或性能不足。運(yùn)行驗(yàn)證有兩種方法：將FPGA安裝在評估板上并運(yùn)行評估模擬，以及將FPGA實(shí)際安裝在系統(tǒng)中并運(yùn)行的實(shí)際驗(yàn)證。由于實(shí)際器件驗(yàn)證所需的驗(yàn)證時間較短，適合大門規(guī)模的FPGA。
